BEST AVAILABLE COPY

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開2002-231813

(P2002-231813A) (43)公陽日 平成14年8月16日(2002.8.16)

(51) Int.CL'		織別配号		F	[7	
HOIL		pro0 (pro ·)		-	1 R 29/26		D	2G132
GOIR				G 0	6 F 17/50		652A	5B046
	31/316						658A	5 F 0 6 4
G06F	17/50	652					658V	
		658					666V	
			密查翻求	有	請求項の数12	OL	(全 14 頁)	最終質に続く


(21)出廢番号	特輯2001 - 26795(P2001 - 26795)	(71)出廢人	396023993 株式会社半導体理工学研究センター
(22)出版日	平成13年2月2日(2001.22)		神奈川県横浜市港北区新横浜 8 丁目17番地 2 友泉新模浜ビル 6 階
		(72)発明者	永田 真
			広島県広島市南区段版2-1-29 コンフ
			オートNピルI 1707号
		(72)発明者	岩田 穆
			広島県東広島市銃山 2 -360-1-301
		(74)代理人	100982144
			弁理士 青山 葆 (外1名)
		1	

最終頁に続く

(54) 【発明の名称】 半導体集積回路における電源電流波形の解析方法及び解析装置

(57)【要約】

【課題】 デジタル回路を含む半導体集論回路の電源電 流を高精度且つ高速に解析可能な解析方法を提供する。 【解決手段】 半導体集積回路におけるデジタル回路内 部の電荷再分布過程を考慮した電源電流波形の解析方法 であって、彼解祈デジタル回路を、それが含む論理ゲー ト回路のスイッチング動作分布に基づいて時系列で求め た電源とグラウンド間に接続されて充電される奇生容量 の列ΣCall (nT). ΣCall (nT)として表現し、さら にその寄生容量列を電源経路及びグラウンド経路のそれ ぞれの寄生インビーダンス成分2。、2。と接続して解析 モデルを生成し、その回路モデル用いてデジタル回路の 電源電流波形を求める。



(2)

特闘2002-231813

【特許請求の範囲】

【請求項1】 複数の論理ゲート回路からなるデジタル 回路を含む半導体集論回路の電源電流波形を解析する方 法であって、

1

前記デジタル回路を、該デジタル回路に含まれる論理ゲ ート回路のスイッチング動作分布に基づいて電源とグラ ウンド間に接続されて充電される寄生容置の時系列から なる寄生容量列および静的に充電状態にある寄生容量群 として表現し、該寄生容量列の一方の電極、静的に充電 ーダンス成分を接続し、該寄生容置列の他方の電極、静 的に充電状態にある容置群の他方の電極、グラウンド経 路の寄生インビーダンス成分を接続して解析モデルを生 成し、該解析モデルを用いて前記デジタル回路の電源電 流波形を求めることを特徴とする電源電流波形の解析方 祛。

【請求項2】 前記寄生容量列および静的に充電状態に ある寄生容量群を、デジタル回路内部の電源配線及びグ ラウンド配線の寄生インピーダンスが局所的に増大する 部分を織としてデジタル回路を複数のセグメントに分割 20 した場合の各セグメントに属する論理ゲート回路群ごと に生成することを特徴とする請求項1記載の電源電流波 形の解析方法。

【請求項3】 前記寄生容量列の各寄生容量は所定の時 間間隔毎に求められ、該時間間隔の長さは各寄生容量が 求められる時間領域における論理ゲート回路のスイッチ ング助作の発生頻度分布に応じて設定されることを特徴 とする請求項1記載の電源電流波形の解析方法。

【請求項4】 前記時間間隔の長さは、各寄生容量が求 められる時間領域における論理ゲート回路のスイッチン グ動作の発生頻度が大きいほど短く設定されることを特 徴とする請求項3記載の電源電流波形の解析方法。

【請求項5】 前記充電される寄生容量は、被解析デジ タル回路に含まれる論理ゲートの入出力容量から求めら れることを特徴とする請求項1記載の電源電流波形の解 折方法。

【請求項6】 半導体集積回路に生じる電源電流が電源 経路及びグラウンド経路の寄生インピーダンスと相互作 用して発生する電圧変動を半導体集積回路に発生する基 板雑音とみなり、請求項1ないし請求項5のいずれか1 49 【発明の詳細な説明】 つに記載の電源電流解析方法を用いて前記基板雑音を解 析することを特徴とする基板維音解析方法。

【請求項7】 アナログ回路及びデジタル回路を混在し て含む半導体集積回路の設計方法において、

設計仕様を取得するステップと、

該設計仕様に基きアナログ回路及びデジタル回路を設計 するステップと

請求項6記載の墓板雑音解析方法を用いて前記デジタル 回路が発生する基板維音を解析するステップと、

該基板維音の解析結果に基いて前記設計仕様に適合する 50 がすすんでいる。近年、大規模デジタル回路の動作時に

ようにアナログ回路及びデジタル回路。またこれらの回 路の配置やガードバンドの配置を再設計するステップと からなることを特徴とする半導体集積回路の設計方法。 【詰求項8】 複数の論理ゲート回路からなるデジタル 回路を含む半導体集補回路の電源電流波形を解析する装 置であって、

前記デジタル回路を、該デジタル回路に含まれる論理ゲ ート回路のスイッチング動作分布に基づいて電源とグラ ウンド間に接続されて充電される寄生容量の時系列から 状態にある容量群の一方の電極、電源経路の寄生インピ 10 なる寄生容置列および静的に充電状態にある寄生容置群 として表現し、該寄生容量列の一方の電極、静的に充電 状態にある容量群の一方の電極、電源経路の寄生インピ ーダンス成分を接続し、該寄生容置列の他方の電極、静 的に充電状態にある容量群の他方の電極、グラウンド経 路の寄生インピーダンス成分を接続して解析モデルを生 成する手段と.

> 該解析モデルを用いて前記デジタル回路の電源電流波形 を求める手段とからなることを特徴とする電源電流波形

【請求項9】 前記寄生容量列および静的に充電状態に ある寄生容量群を、デジタル回路内部の電源配線及びグ ラウンド配線の寄生インピーダンスが局所的に増大する 部分を織としてデジタル回路を複数のセグメントに分割 した場合の各セグメントに属する論理ゲート回路群ごと に生成することを特徴とする請求項8記載の電源電流波 形の解析装置。

【請求項10】 前記寄生容量列の各寄生容量は所定の 時間間隔毎に求められ、該時間間隔の長さは各寄生容量 が求められる時間領域における論理ゲート回路のスイッ チング動作の発生頻度分布に応じて設定されることを特 徴とする請求項8記載の電源電流波形の解析装置。

【請求項11】 前記時間間隔の長さは、各寄生容量が 求められる時間領域における論理ゲート回路のスイッチ ング動作の発生頻度が大きいほど短く設定されることを 特徴とする請求項1 ()記載の電源電流波形の解析装置。

【請求項12】 前記充電される寄生容置は、被解析デ ジタル回路に含まれる論理ゲートの入出力容量から求め られることを特徴とする語求項8記載の電源電流波形の 解折续置。

[0001]

【発明の居する技術分野】本発明は、大規模半導体集補 回路の設計技術に関し、特に、大規模半導体集積回路に おける論理回路の電源電流の解析手法及びそれを用いた 回路設計技術に関する。

[0002]

【従来の技術】大規模半導体集績回路(以下「LS!」 という。)における電子素子の微細化に伴い、LSI内 部に搭載するデジタル回路の規模拡大と動作速度の向上

http://www4.ipdl.ncipi.go.jp/tjcontentdben.ipdl?N0000=21&N0400=image/gif&N0401... 7/25/2006

回路に流れる電源電流の変化により発生する雑音を起因 とした、LSIはよびその応用システムの性能劣化が顕 著な問題になっている。

【0003】図10に、アナログ・デジタル混戯半導体 集積回路(以下「AD混成LSI」という。)の一端成例 を示す。チップ外部からのアナログ信号を高精度にデジ タル値化するアナログ・デジタル変換回路(ADC)、内 部のデジタル回路に高速クロック信号を供給するクロッ ク生成回路(PLL)などのアナログ回路と、マイクロプロセッサ(CPU)やデジタル信号処理プロセッサ(DS P)など信号処理の主体となるデジタル回路とが1つの 半導体チップ上に混載されている。

【0004】とのようなAD復載LSIでは、デジタル 回路の発生する墓板雑音が、シリコン墓板内部あるいは LSIチップを搭載するバッケージ、プリント墓板の配 銀等を経由してアナログ回路に漏れ混み、アナログ回路 動作に影響し、ADCの変換精度の劣化や、PLLのク ロック周波数のゆらざの増大を生じ、この結果チップ全 体の動作性能の劣化や誤動作を引き起こすことが知られ ている。

【0005】この基板雑音の主たる発生要因は、デジタル回路の電源電流が、回路内部の電源配線と、グラウンド配線と、外部電源とLSIチップを接続する電源経路及びグラウンド経路上に寄生するインピーダンスを掩れる際に、物理法則に基いてRnやLd1/dt等の電源電流の変化に応じた電圧変勤が生じることにある。

【0006】また、LSIの発生する電磁波維音は、周 間の電子回路の動作と干渉し、その性能を劣化させる。 電磁波維音の発生は、デジタル回路の電源電流の変化を 反映した電磁気学的相互作用に基づいている。

[0007] これらの雑音の発生費は、電源電流の変化 費に強く依存することが明らかである。そこで、LSI 設計者が効果的に性能劣化回避量を施すための設計支援 技術として、大規模デジタル回路ブロックにおける電源 電流波形を高速かつ精度良く見讀もるための解析手法が 強く求められている。

【10008】従来の電源電流波形の解析手法には次のようなものがある。第1の方法は、デジタル回路全体をトランジスタレベルに展開して、回路シミュレータを用いて過渡解析を実施し、電源電流波形を求める方法である。第2の方法は、デジタル回路を構成する論理ゲートそれぞれの稍滑電流波形を、スイッチング動作時に発生する負荷容量の充放電電荷がスイッチング時間程度の時間で移動するとした三角波形で近似し、これをデジタル回路全体で重ね合わせて電源電流波形とする方法であ

6. (K. Shimazaki, H. Tsujikawa, S. Kojima, and S. Hirano, "LEMINGS:LSI's EMI-NoiseAnalysis with Gate Level Simulator," Proceedings of IEEE—ISQED2000)
[0009]

【発明が解決しようとする課題】上記の従来手法には次 50 論理ゲート国路のスイッチング動作の発生頻度分布に応

のような問題があった。第1の方法は高い解析領度を得られるが、大規模デジタル回路では回路シミュレーションの実行時間が非常に大きくなるため、低雑音化のための電源/グラウンド系の設計最適化など、設計条件ごとに本手法によるシミュレーションを繰り返して実行することが必要な用途には適していない。第2の方法は論理シミュレータを利用できるため高速化が期待できる。しかしながら、実際のデジタル回路内部では、論理ゲートのスイッチング時作の初期過程として、周辺寄生容量との電荷再分布による高速な充放電電荷の移動が生じ、この後に外部電源からスイッチング時間の数倍以上大きい時定数を伴った電荷供給が進行する。第2の手法にはこの過程が含まれていないため、精度の高い電源電流波形の再號が難しく。前述のように電源電流の時間変化に敏感な雑音解析には適していない。

【0010】本発明は、上記課題を解決すべくなされたものであり、その目的とするところは、デジタル回路内部の電荷再分布過程を考慮した高精度な電源電流放彩解析を可能にし且つ高速に処理可能な電源電流の解析方法

20 及び解析装置を提供することにある。さらに、本発明は、高精度かつ高速な電源電流波彩解析方法を利用した基板維音解析方法及びLSIの低維音化設計方法を提供することも目的とする。

[0011]

【課題を解決するための手段】を発明に係る電源電流解析方法は、複数の論理ゲート回路からなるデジタル回路を含む半導体集積回路の電源電流波形を解析する方法であって、デジタル回路を、そのデジタル回路に含まれる論理ゲート回路のスイッチング動作分布に基づいて電源とグラウンド間に接続されて充電される寄生容量の時系列からなる寄生容量列および静的に充電状態にある寄生容量列として表現し、その寄生容量列の一方の電極、静的に充電状態にある容量群の一方の電極、育りに充電状態にある容量群の一方の電極、育りに充電状態にある容量群の他方の電極、前的に充電状態にある容置群の他方の電極、グラウンド経路の寄生インビーダンス成分を接続して解析モデルを生成し、その解析モデルを用いてデジタル回路の電源電流波形を求める。

【①①12】上記の電源電流解析方法において、寄生容 6 登列および静的に充電状態にある寄生容量群を、例え は、配線幅の大きく異なる幹線/支線のつなぎ目や、配 線層間のつなぎ目など、デジタル回路内部の電源配線及 びグラウンド配線の寄生インピーダンスが局所的に大き く増大する部分を境としてデジタル回路を複数のセグメ ントに分割した場合の各セグメントに関する論理ゲート 回路群ごとに生成してもよい。

[0013]上記の電源電流解析方法において、寄生容 登列の各寄生容量は所定の時間間隔毎に求められ、時間 間隔の長さは各寄生容量が求められる時間領域における じて設定されてもよい。

【10014】例えば、時間間隔の長さは各寄生容量が求 められる時間領域における論理ゲート回路のスイッチン グ動作の発生頻度が大きいほど短くなるように設定され

【0015】上記の電源電流解析方法において、充電さ れる寄生容置は、彼解析デジタル回路に含まれる論理ゲ ートの入出力容量から求めることができる。

【0016】本発明に係る墓板雑音解析方法は、半導体 集積回路に生じる電源電流が電源経路及びグラウンド経 10 を参照して説明する。 路の寄生インビーダンスと相互作用して発生する電圧変 動を半導体集積回路に発生する基板雑音とみなり、上記 の電源電流解析方法を用いて基板維音を解析する。

【1)017】本発明に係る設計方法は、アナログ回路及 びデジタル回路を混在して含む半導体集積回路の設計方 法において、設計仕様を取得するステップと、設計仕様 に基きアナログ回路及びデジタル回路を設計するステッ プと、上記の華板雑音解析方法を用いてデジタル回路が 発生する基板維音を解析するステップと、基板維音の解 析結果に基いて設計仕様に適合するようにアナログ回路 20 グラウンドとの間に接続される寄生容量列として表現 及びデジタル回路、またこれらの回路の配置やガードバ ンドの配置を再設計するステップとからなる。

【10018】本発明に係る電源電流解析装置は、複数の 論理ゲート回路からなるデジタル回路を含む半導体集積 回路の電源電流波形を解析する装置であって、デジタル 回路を、そのデジタル回路に含まれる論理ゲート回路の スイッチング動作分布に基づいて電源とグラウンド間に 接続されて充電される寄生容量の時系列からなる寄生容 置列および静的に充電状態にある寄生容置群として表現 し、その寄生容量列の一方の電極、静的に充電状態にあ 30 る容量群の一方の電極、電源経路の寄生インピーダンス 成分を接続し、かつ寄生容量列の他方の電極、静的に充 電状態にある容量群の他方の電極、グラウンド経路の寄 生インピーダンス成分を接続して解析モデルを生成する 手段と、その解析モデルを用いてデジタル回路の電源電 流波形を求める手段とからなる。

【①①19】上記の電源電流解析装置において、寄生容 **置列および静的に充電状態にある寄生容置群を、例え** は、配線幅の大きく異なる幹線/支線のつなぎ目や、配 びグラウンド配線の寄生インピーダンスが局所的に大き く増大する部分を缝としてデジタル回路を複数のセグメ ントに分割した場合の各セグメントに戻する論理ゲート 回路群ごとに生成してもよい。

【0020】上記の電源電流解析装置において、寄生容 置列の各寄生容量は所定の時間間隔毎に求められ、時間 間隔の長さは各寄生容量が求められる時間領域における 論理ゲート回路のスイッチング動作の発生頻度分布に応 じて設定されてもよい。

【0021】例えば、時間間隔の長さは寄生容量が求め 50 る動作を、立ち下がり遷移とは、論理ゲートの出力が出

られる時間領域における論理ゲート回路のスイッチング 動作の発生頻度が大きいほど短くなるように設定されて 64:43

【0022】上記の電源電流解析装置において、充電さ れる寄生容量は、彼解析デジタル回路に含まれる論理ゲ ートの入出力容量から求めることができる。

[0023]

【発明の実施の形態】以下、本発明に係る電源電流波形 の解析方法、解析装置の実施形態について、添付の図面

【① 024】<電源電流解析モデルの概念>最初に、本 発明に係る電源電流波形の解析方法に用いる電源電流の 解析モデルの概念について説明する。

【0025】本発明に係る電源電流波形の解析方法で は、大規模デジタル回路における電源電流の形成にはデ ジタル回路内部の個々の論理ゲートのスイッチング動作 における負荷容量の充電過程のみが主として寄与するこ とに着目し、大規模デジタル回路を、内部論理ゲート回 路のスイッチング動作分布に基づいて時系列的に電源と し、これを充放電する電流として電源電流波形を求め る。ここで、個々の論理ゲートのスイッチング動作にお ける負荷容置の放電過程は、それ以前の充電過程による 負荷容量の充電電荷を、論理ゲート内部の局所的な短絡 電流により消失する過程であり、従って放電過程の電源 電流への寄与は近似的に無視できると考えられる。

【0026】具体的には、図1に示すように、大規模デ ジタル回路を、電源配線及びグラウンド配線に対する接 続関係が論理状態によってスイッチングされる負荷寄生 容量の集合として扱う。大規模デジタル回路の内部動作 は、その機能を無視して内部論理ゲートのスイッチング 動作のみに着目すると、ある時間内に立ち上がり運移す る論理ゲートに寄生する容量群(XC、)、立ち下がり 遷移する論理ゲートに寄生する容置群 (ΣС) 及びそ の時間内には状態が変化しない論理ゲートに寄生する容 置群(ΣС,,)の集合として等価回路化できる。図1に 示すように等価回路において、各寄生容置に対し、その 寄生容量の一端を電源配線又はグラウンド配線に接続又 は遮断するスイッチ素子が設けられている。論理ゲート 線層間のつなぎ目など、デジタル回路内部の電源配線及 40 のスイッチング動作は、電源配線とグラウンド配線間の 寄生容置の接続状態を切替えるスイッチ素子のスイッチ ング動作により適切に表現できる。

> 【0027】また、図1において、デカップリング容量 やCMOSデバイスにおけるウェル容量等のブロック内 部に静的に存在する寄生容量をC。、電源経路とグラウ ンド系路上の寄生インピーダンスをそれぞれ2。、2。と している。ことで、立ち上がり遷移とは、論理ゲートの 出力がLON (グラウンド配線の電位に等しい出力)からH ich (電源配線の電位に等しい出方) に変化しようとす

chからLowに変化しようとする動作を意味する。

【① 028】上記の容置群はデジタル回路が形成されて いる半導体チップ内部で高密度に分布しているため、容 置間を接続する電源配線やグラウンド配線のインピーダ ンスは小さく、無視できる。従って、活性な論理ゲート に寄生する容量C、及びC、と、静的な状態にある容量 C,、及びC。との間で高速な電荷再分布が生じ、この結 杲 論理ゲートの高速スイッチング動作が実現されてい*

 $\tau = \{2_d + 2_q\} \cdot (\Sigma C_1 + \Sigma C_1 + \Sigma C_{st} + C_s\}$

作の進行に伴う電源電流の時間変化を求めるため、寄生 容量列の各容量を時分割して時系列表現する。このた め 図2 (a) ~ (c) に示すように、前述の等価回路 に周期下と、時分割した区間(以下「時区間」とい う。)の香号☆を導入する。また、立ち上がり遷移する 論理ゲートに寄生する容量群とC (nT)及び立ち下がり 遷移する論理ゲートに寄生する容置群 XC (nT)を、そ れぞれ放電される容量群ΣCocc (nT)と充電される容量 ΣCan (nT)とに分類して総和をとる。なお、図2におい 時区間における容量C.、を表す。

【0030】図2(a)に示すように、第n番目の時区※

 $Q(nT) = (\Sigma C_1 (nT) + \Sigma C_1 (nT)) + V_{44}$

このうち放電電荷 $Q_{n,n}(nT)$ 。充電電荷 $Q_{n,n}(nT)$ はそれぞれ次式で表される。

 $Q_{ais}(nT) = \left(\sum C_{ais,T}(nT) + \sum C_{ais,T}(nT) \right) \cdot V_{aa} \qquad \cdots (3)$

(5)

 $Q_{ch}(nT) = (\Sigma C_{ch,T}(nT) + \Sigma C_{ch,L}(nT)) + V_{dd}$... (4)

【① ① 3 2 】放電電筒 Q... (nT) は主に各論理ゲートで 短絡電流により消失し、他方、充電電荷Q。。(nT)は電源 から新たに供給され、デジタル回路内部に分散して蓄積 することである。

【① 0 3 3】すべてのエネルギーEca (nT) (= Qca (nT) - Vaa) は、この過程で消費され、デジタル回路に答え られる静電エネルギー (= Ec./2) が後の放電過程で どのように散逸するかには関係しない。従って、ある時 区間 (第n番目の時区間) で充電される容量群 Σ C 。。, I (nT)。 Σ C 。。 (nT) を電源配線とグラウンド配線間に 接続し、次の時区間(第n+1香目の時区間)でこれらの 容量を短絡放電することにより電源配線、グラウンド配 過程を時区間毎に次々に繰り返し、各時区間の充電過程 て電源経路、グラウンド系路上の寄生インピーダンスの 作用により定まる電流波形を線形に重ね合わせること で、デジタル回路の連続動作における電源電流波形が得 ちれる。この結果、デジタル回路内の電荷再分布の効果 がモデルに取り込まれ、実際のデジタル回路における電 荷移動現象に忠実な電源電流波形解析が可能になる。

【① ① 3 4 】ととで時孫列に充電される寄生容量の集合 {ΣC_{cb.1} (nT), ΣC_{cb.1} (nT)} を. 「時分割寄生容 置列」と呼ぶ。図2の(c)に、時分割寄生容量列の第 50 タル回路全体の寄生容量の総和に等しいとして近似し、

* る。とこで、静的な状態にある容量C,,及びC,は電荷 再分布過程の電荷溜として機能している。他方、充電さ れるべき電荷量が最終的には外部電源から供給される。 この過程において、充電は寄生インピーダンス乙。、乙。 を経由するため、以下に示す程度の時定数でを伴った電 源電流が生じ、この結果、基板能音はスイッチング動作 に比べ数倍以上ゆっくりした変化を示す。

--- (1)

【① ① 2 9 】(寄生容量列の時分割化)デジタル回路動 19※間での立ち上がりスイッチング動作における寄生容量群 ΣC、(nT)は、放電される容量群ΣC ... (nT)と充電さ れる容量群XC。n(nT)とに分類される。同様に図2 (b) に示すように、第n 番目の時区間での立ち下がり スイッチング動作における寄生容置群 ΣC_1 (nT)は、放 電される容量群ΣC。、。(nT)と充電される容量群ΣC こ。(nT)とに分類される。図2(a). (b)において、 放電される容量はスイッチング動作により短絡して放電 され、他方、充電される容量はスイッチング動作により 電源配線とグランド配線間に接続され充電される。 て、容置C、、に対する表記「C、、(nT)」は、第n番目の 20 【0031】第n番目の時区間で電荷再分布により移動 する電荷量Q(nT)は電源電圧をVooとして次のように表 せる.

-- (2)

n番目の時区間における動作の様子を示す。ΣCca. τ (n T)及びΣC ... (nT)の容量が電源配線とグラウンド配 線間に接続され 同時に第(n-1)T各目の時区間に接続さ される。ここで、外部電源の役割は常にQca(nT)を供給 30 れていたΣCca, ((n-1)T)及びΣCca, ((n-1)T)の容 置が短絡される。また、その他の時区間の容置は短絡状 態にある。各容量成分は、論理合成後のデジタル回路の ネット接続情報に基づいて、あらかじめ既知である論理 ゲートの入出方容置及び仮想的な配線長から推定可能で あり、さらに、レイアウト以後であれば、レイアウト・ データから抽出した論理ゲート間信号配線の寄生容量も 含めることで、より高精度に求めることができる。

【① 035】なお、時系列分割する際の時間間隔T(= △ t) は必ずしも全ての時間領域において均等に設定す 線から切り放しても外部電源の役割に影響しない。この 40 る必要はなく 論理ゲート回路のスイッチング動作の発 生頻度分布に応じて変化させてもよい。例えば、スイッ チング動作の発生頻度に応じて変化させてもよい。つま り、発生頻度が大きい時間領域ほど、時分割する際の時 間間隔T (= 4 t) が小さくなるように連続的に最適に 割り当ててもよく、これにより、解析に要する処理時間 を短縮することができる。

> 【0036】なお、各時区間で充電される容量は、一般 にデジタル回路全体の寄生容量の総和に比べて十分小さ い。そこで、静的に充電状態にある寄生容量群を、デジ

(6)

単一の容置にまとめて(図2(c)のC。に相当)、電 源経路およびグラウンド経路上間にその寄生インピーダ ンス成分よりもデジタル回路側に挿入する。

【①①37】(セグメント化)電源経路、グラウンド系 路上の寄生インビーダンスで。 で。の主成分は、小規模 なデジタル回路ではLSIチップの内部と外部電源とを 接続するボンディングワイヤ、バッケージのリードフレ ーム及びプリント基板上の配線に寄生するインピーダン スが支配的であり、電源電流解析においてこれらのイン し、大規模なデジタル回路ではその電源配線、グラウン 下配線の引き回し距離の増大により チップ内部の金属 配線に寄生するインピーダンスも考慮する必要が生じ

【0038】そとで、本実施形態では、大規模デジタル 回路の電源配線、グラウンド配線を、例えば、配線幅の 大きく異なる幹線/支線のつなぎ目や、配線層間のつな ぎ目など、その寄生インピーダンスが局所的に増大する 部分を境としてセグメント分割し、それぞれのセグメン を求める。このセグメント分割の態様は電源配線、グラ ウンド配線のレイアウト上の引き回し方に依存するが、 例えば、図3(a)に示すような標準的なセルベースし SI設計のように水平方向の論理セル列の電源配線4 1. グラウンド配線 4.3 が垂直方向配線 5.1、5.3 によ り束ねられている場合は、水平方向の電源配線41及び グラウンド配線43年に(すなわち論理セル列毎に)一 つのセグメントM、M、…として定義することで実現でき る。 AセグメントM, M, ...は電源V。。に対して図3 (b) に示すような接続関係を有する。

【0039】他方、セグメントについても静的に充電状*

【① ① 4 3 】との過程は、スイッチング動作による電荷 Qaaoの放電過程及び電荷Qaaの充電過程と並列に進行 し、短絡電荷Q₁。も電荷再分布過程により周辺の電荷福 から供給される。

【① ① 4.4 】しかしながら放電電荷Qaseとは異なり、 外部電源は短絡電筒など等量の電筒を電筒なりに加えて 供給しなければならないので、短絡電荷Q。」に钼当する できる。

【①045】すなわち、次式より求められる容量に。を 各ゲート回路の立ち上がりおよび立ち下がり容量(負荷 容量テーブル、表1) に箱正値として加えることで、時 分割寄生容量列モデルに短絡電筒は、の効果を取り込む ことができ、これによって、より高い解析精度が得られ る.

Q, = C, · Vaa

【① ① 4.6 】一般にデジタル回路の設計において、スタ

*厳にある寄生容量群を、セグメント内部のデジタル回路 全体の寄生容量の総和に等しいとして近似し、単一の容 置にまとめて、電源経路およびグラウンド経路上間にそ の寄生インピーダンス成分よりもデジタル回路側に挿入

【①040】以上のように電源電流解析モデルは、大規 模デジタル回路における電源電流の形成にはデジタル回 路内部の個々の論理ゲートのスイッチング動作における 負荷容量の充電過程のみが主として寄与することに着目 ビーダンス成分のみを考慮しても問題はない。これに対 10 し、大規模デジタル回路を、内部論理ゲート回路のスイ ッチング動作分布に基づいて時系列的に電源とグラウン ドとの間に接続され充電される寄生容量列と、静的に充 電状態にある寄生容置群として表現する時分割寄生容置 列として求められる。より好ましくは、時分割寄生容量 列は、寄生インヒーダンスが局所的に増大する部分を境 として分割されたセグメント毎に求められる。

【①①41】<解析精度の改善>上記の解析モデルにお いては、論理ゲート回路のスイッチング動作時に生じる 電源 - グラウンド間の直接短絡電流による電荷ロスを考 トに接続されている論理ゲート群毎に時分割寄生容置列 20 魔していないが、この電荷ロスをも考慮することによっ て解析精度をより向上させることができる。

> 【0042】論理ゲート回路では、そのスイッチング動 作時に、スイッチング時間(T゚゚゚)よりも小さい瞬間的な 電源短絡経路及びグラウンド短絡経路が回路内部に形成 される。ここで失われる電荷(Q,c)(以下「短絡電荷」 という。)は、CMOSインバータ回路を例にすれば、 回路を構成するN型およびP型MOSFETのしきい電 圧およびベータ値をそれぞれ等しくVia、Betaとし、ま た。回路の電源電圧をV。。として、近似的に次式で与え 30 ちれる。

 $Q_{ee} = \{ \text{ Beta } / (24 \cdot V_{ed}) \} \cdot (V_{ed} = 2 \cdot V_{eh})^{2} \cdot T_{ee}$ (5)

格化されていること、また理想的にはスイッチング時間 丁...はほぼ一定になるようにスタンダードセルが選択さ れることから、容置し、は定数として求めておけばよ

【0047】MOSFETの微細化につれて、回路のス イッチング性能が向上し、これによりスイッチング時間 丁...は低減し、同時にデバイス信頼性の確保から電源電 容量を充電容量に加えることでこの過程を等価的に表現 40 $\mathbb{E} V_{aa}$ は低く設定される。短絡電筒 \mathbb{Q}_a はスイッチング 時間T。の1乗および電源電圧V。の2乗に比例するの で、結局、短絡電筒Qscが時分割寄生容量列モデルに与 える誤差はMOSFETの微細化とともに小さくなる。 したがって、近年のデジタル回路の電源電流解析に本モ デルを適用する上では、初期近似的には短絡容量を無視 しても差し支えないと考えられる。

【①①48】<大規模デジタル回路の電源電液解析方法 >次に、上記解析モデルを用いて大規模デジタル回路の 電源電流解析を行なう方法を説明する。 図4は、この電 ンダードセルのBetaは基本値およびその整数倍程度に規 50 源電流波形の解析方法のフローチャートである。本解析

特闘2002-231813

方法は5つの処理SI~S5から構成される。

【0049】入方処理51においては、電源電流解析対 象となる綾解析デジタル回路についてのハードウェア記 述言語 (例えばVerillog HDL) 形式のゲートレベルのネ ットリスト又は回路記述言語 (例えばSPICE) 形式のト ランジスタレベルのネットリストを生成する。また、彼 解析デジタル回路を動作させるための入力信号を記述し たテストベクタも生成する。また、図3に示したような 電源配線41及びグラウンド配線43毎にセグメント分 割を行うため、各セグメントごとに電影ノードとグラウ(16)ジタル回路に含まれる論理ゲートの出力ノードを抽出 ンドノードの名称を割り当て、論理ゲート又は回路素子 とセグメントとの接続関係をネットリスト中に明示的に 与える。なお、セグメント化しない場合は論理ゲート又 は回路素子とセグメントとの接続関係をネットリスト中 に明示的に与えなくてもよい。また、デジタル回路内部 の論理ゲートの動作遅延時間を正しく反映した解析を行 うためには、レイアウトから抽出した信号配線遅延モデ ル又は信号配復寄生素子の情報をネットリストに含める*

*のが好きしい。

【0050】回路ノード接続解析処理52においては、 被解析デジタル回路のネットリストを解析してそのデジ タル回路に対する負荷容量テーブルを生成する。負荷容 置テーブルは、表1に示すように、接解析デジタル回路 に含まれる各論理ゲートの出力ノードの立ち上がり遷移 時の負荷容量値と、その立ち下がり遷移時の負荷容量値 と、その論理ゲートの届するセグメントとを関連付けた テーブルである。このため、ネットリストから接解析デ し、抽出した各出力ノードに対して、論理ゲートの立ち 上がりスイッチング時及び立ち下がりスイッチング時の それぞれにおいて充電される負債容量値C.,, C.,, を求める。負荷容置値は、あらかじめ抽出されている出 力容量、後段論理ゲート群の入力容量成分及び配線容量 成分から、立ち上がり及び立ち下がりスイッチング時に 充電される容量成分を算出して得ることができる。

【表1】<負荷容置テーブル>

出カノード	セグメント属性	立ち上がり 充率負荷容量	立ち下り 充 重 負荷容量
N,	Mı	C _{ch} f j	C**1*1
1 1 ⁷	M _B	C ak 1.2	C ³ 1.5
N^3	M _t	C ch I 3	Can La
N,	M ₂	Cest.a	Carl.
N,	M _a	Cala	Cchle

【①①51】スイッチング動作記録処理S3において は、核解析テストベクタに対する、核解析デジタル回路 の全論理ゲートの出力ノードのスイッチング動作状態を 時間領域において解析し、記録する。具体的には、彼解 析テストベクタに対して、核解析デジタル回路の全論理 ゲートの出力ノードのスイッチング動作が、ある時区間 においてどのように選移しているのかを解析する。この ため、彼解析デジタル回路に対し、そのネットリストの 記述形式に対応した時間領域シミュレータを用いて、彼 40 【表2】 <スイッチング動作記録> 解析テストベクタを用いて時間領域の動作シミュレーシ

ョンを真行し、全出力ノードのスイッチング時刻とスイ ッチング方向とを記録する。ここで、スイッチング方向 は、スイッチング動作が立ち上がり遷移か、立下り遷移 かを示す。より具体的には、彼解析テストベクタに対 し、表2に示すように、所定の時区間毎に、各出力ノー ドN. N. …が立ち上がり運移しているのか、立下り遷 移しているのか、または、状態変化なしであるのかを解 析し、記録する。

	45	(8)			特開2002-231813	
	<u>1</u> 3	時 区 間				14
		T,	T ₂	Т,		Tn
	Nı	ι	1	1		1
	N ₂	1	t	1		f
÷	N ₂	l l	ı	1		1
エン・イエ	N ₄	-	1	1		1
Ħ		r		t		_
	N _n	-	_	_		T

(↑…立ち上がり遷移、↓…立ち下がり遷移、−…状態 変化なしと

【① 052】時分割寄生容量列モデル生成処理54で は、前述のスイッチング動作記録処理53で記録された スイッチング動作のそれぞれについて、セグメント毎且 つ時間軸方向の分割区間毎に、充電される負荷容量の総 和を算出する。具体的には、表3に示すように、各セグ

メントに対して、充電される負荷容量の総和Cx、(x: *26 【表3】<時分割寄生容量列テーブル> 時 間 →

*対応するセグメント、y:対応する時区間)を各時区間 毎に求めた時分割否生容量列テーブルを生成する。な お、表3中、i,jはそのセグメントM、時区間下、に含 まれる、立ち上がり、立ち上がりスイッチングノードの 充電寄生容量を指す。以下のような時分割寄生容量列テ ーブルは、一の彼解析デジタル回路に関してテストベク タ毎に作成される。

		-st-	∆ t		
		Τ,	T ₂	Т,	 Tm
	Mı	C ₁₁	C12	C 13	 Cım
	M ₂	C. ²¹	Cn	€13	 € _{2m}
	M,	C ³¹	C 22	C ⁸³	 C ^{sw}
	M ₄	C ₄₁	Cn	C 43	 C™
<u> </u>		•••			
セグメント	M _n	C.,	Cos	Cas	 Cnm
₽ \$		(C ₂₂ = 2	ΣÇ _{da La} +.	Σ C _{ch (4})	

【0053】時分割寄生容量列テーブルにおいて、一の セグメントMに対する一の時区間下,における負荷容量 の総和C、、は具体的に次のようにして求める。まず、セ グメントにに含まれる全ての出力ノードを負荷容量テー ブル(表1)を参照して特定する。特定した各出力ノー 40 とグラウンド間に挿入して充電させ、次の時区間(1+ 下に対し、スイッチング動作記録 (表2)を参照し、時 区間で、における動作状態(立ち上がり/立ち上がり/ 状態変化なし)を確認し、各出力ノードに対する。その 動作状態に応じた負荷充電容量C。。1、1、C。1、1を負 両容量テーブル (表1)を参照して求める。このように して求めた各出力ノードの動作状態に応じた負荷充電容 置を合計して負荷容置の総和C、、を求める。

【0054】その後、回路記述言語形式で、各電源配線 とグラウンド配線毎に分割されたセグメントM (i=1,2

トリストを生成する。時分割寄生容量列ネットリストに おいて時分割寄生容量列の各容量は図2(c)に示すよ うにスイッチ素子と組み合わせて記述される。スイッチ 素子は、対をなす容量をある時区間 (i) において電源 1) では局所的に放電させるように時間軸上で動作す

【0055】電源電流解析処理55においては、上記の ようにして求めた時分割寄生容置列ネットリストに対 し、デジタル回路と外部電源との間、また、必要であれ は、セグメント間に適切な配線インビーダンス成分を追 加した後、そのネットリストに対して回路シミュレータ の過渡解析機能により電源電流波形解析を行う。

【0056】以上述べたように、上記の電源電流解析方 …) ごとにサブサーキット化した時分割寄生容量列ネッ 50 法によれば、時分割寄生容量列モデルにおいて大規模デ (9)

ジタル回路を、時間軸上で時区間ごとに充電される容量 列として記述することにより、デジタル回路内部の電荷 再分布過程を含んだ高精度な電源電流波形解析を高速に **実行可能なシミュレーション手法を実現できる。時分割** 寄生容置列モデル生成のために、数十万から数百万論理 ゲート規模の被デジタル回路について被動作テストベク トルごとに一度だけ高精度な時間領域動作シミュレーシ ョンの実行が必要である。これには時間がかかるが、一 度モデルを生成してしまえば、以後はこのモデルを用い 象となるため、極めて高速なシミュレーションが可能に なる。従って、電源/グラウンド配線系のインビーダン スによる電源電流波形の影響評価や、経音発生量評価、 また低能音化のためのデカップリング回路の最直設計、 電磁液発生量評価等、異なる条件下での電源電流シミュ レーションの繰り返し実行が要求される設計項目の高効 率化が実現できる。

【0057】<大規模デジタル回路の電源電流解析装置 >図5に、上記の電源電流波形の解析方法を実施する電 能ブロック11~15は前述の解析方法の各ステップに 対応する。本装置の機能は例えばCPUを備えたコンピ ュータシステムにおいて所定のプログラムを実行させる ことにより実現できる。

【0058】入力処理部11においては、電源電流解析 対象となる彼解析デジタル回路についてのハードウェア 記述言語形式のゲートレベルのネットリスト又は回路記 述言語形式のトランジスタレベルのネットリストを入力 する。また、核解析デジタル回路を動作させるための入 力信号を記述したテストベクタも入力する。図3に示し 30 たような電源配線及びグラウンド配線毎にセグメント分 割を行うため、各セグメントごとに電源ノードとグラウ ンドノードの名称を割り当て、論理ゲート又は回路素子 とセグメントとの接続関係をネットリスト中に明示的に 与える。なお、セグメント化しない場合は論理ゲート又 は回路素子とセグメントとの接続関係をネットリスト中 に与える必要はない。デジタル回路内部の論理ゲートの 動作遷延時間を正しく反映した解析を行うためには、レ イアウトから抽出した信号配線遅延モデル又は信号配線 寄生素子の情報をネットリストに含めるのが好ましい。 【① 059】回路ノード接続解析処理部12において は、彼解析デジタル回路のネットリストを解析してその デジタル回路に対する負荷容置テーブル (表1参照)を 生成する。負荷容量テーブルは記録手段21に格納され

【①①60】スイッチング動作記録処理部13において は 核解析テストベクタに対する、核解析デジタル回路 の全論理ゲートの出力ノードのスイッチング動作状態を 時間領域において解析し、記録する。具体的には、彼解 析テストベクタに対して、核解析デジタル回路の全論理 59 いて各区間内の充電容置値を拍出し、時分割寄生容置列

ゲートの出力ノードのスイッチング動作が、ある時区間 においてどのように遷移しているのかを解析する。この ため、スイッチング動作記録処理部13は、被解析デジ タル回路に対し、 彼解析テストベクタを用いて時間領域 の動作シミュレーションを実行し、全出力ノードのスイ ッチング時刻とスイッチング方向とをスイッチング動作 記録(表2参照)として記録手段23に記録する。

【① 0 6 1 】時分割寄生容量列モデル生成処理部 1 4 で は、スイッチング動作記録を参照し、スイッチング動作 ることにより、各時区間ごとに唯一の容置のみが解析対 19 のそれぞれについて、セグメント毎且つ時間軸方向の分 割区間毎に分類し、各セグメントに対して各時区間毎 に、充電される負荷容量の総和を算出して時分割寄生容 置列テーブル (表3参照)を作成する。その後、回路記 述言語形式で、各層源配線とグラウンド配線毎に分割さ れたセグメントごとにサブサーキット化した時分割寄生 容量列ネットリストを生成し、記録手段25に記録す

【0062】電源電流解析処理部15においては、上記 のようにして求めた時分割寄生容置列ネットリストに対 源電流解析装置の機能プロック図を示す。本装置の各級 20 し、デジタル回路と外部電源との間、また、必要であれ は、セグメント間に、静的に充電状態にある容量と適切 な配線インピーダンス成分を挿入する。電源電流解析処 理部15は回路の過渡解析機能を有するシミュレータ、 例えば回路シミュレータを有しており、この過渡解析機 能により最終的に得られたネットリストに対して電源電 流波形解析を行う。

> 【0063】<電源電流波形の解析方法の応用例>以下 に上記の電源電流の解析方法の応用側をいくつか説明す

【0064】(応用例1:基板維音解析)上記の電源電 **遂解析方法を用いて、汎用的なデジタル回路であるシフ** トレジスタが発生する基板雑音の波形を解析した。ここ では、シフトレジスタの動作に起因する電源電流が電源 経路及びグラウンド経路に挿入した線形抵抗器(15hm)に 流れることで生じる電圧変動を半導体集積回路に発生す る墓板雑音とみなし、上述の電源電流解析方法を用いて 基板雑音波形の解析を行なった。

【10065】試験回路は、8ピット・シフトレジスタ2 個からなるブロックが10個同じ入力に接続され且つ並 列に動作する構造を有する。ここで、8ビット・シフト レジスタは、(). 6 μmCMOS技術で設計されたスタ ンダード・セルライブラリに含まれる標準的なD型フリ ップフロップ(DFF)を8つ従属接続した構成であり、 試験回路に含まれる絵案子数は10、000個程度であ る。本試験回路について、(). 6 mmCMOS技術(P型 基板-N型シングルウェル構造)におけるデバイス・パラ メタを用いてフルトランジスタレベルで記述した回路ネ ットリストをもとに回路シミュレーションを実行し、時 間間隔がT=250ps及びT=10psの2つの場合につ

特闘2002-231813

を作成した。また、各区間で充電される容量値は、試験 回路全体の電源配線とグラウンド配線間の寄生容量に比 べて十分に小さいため、この試験回路の電源/グラウン ド配線間に寄生する全容量成分の総和を、電筒圏として 機能する静的状態にある容量成分C。とした。

【0066】図6に、電源配線とグラウンド配線の寄生 インピーダンスを直列抵抗成分R。= 1のみとした場合 の解析結果を示す。この場合、基板維音波形は電源電流 そのものを示している。図中、左から、(a)フルトラン ジスタレベル記述ネットリスト(従来方法)、(b)T= 1 () psのモデル (本発明) . (c) T = 25 () psのモデル (本発明) を用いた場合であり、またシフトレジスタの 入力データが"509500000"、"89116011"、"9181816191"の3通 りの場合の基板雑音波形が上段、中段。下段にそれぞれ 示されている。フルトランジスタレベル記述ネットリス トによる解析結果を基準波形としている。上記の3通り の入力パターンで回路内部の活性化の程度が異なるが、 どちらのモデルでも(a)により得られる波形に良く一 致した波形が得られており、本モデルにより正確に電源 電流が解析されていることが明らかである。200nsの 20 期間の解析に要したCPU時間を比較すると、(a)では 25 0 0 秒程度かかるのに対し、(b)及び(c)はともに1 ①秒以下であり、250倍以上の高速化が達成されている。 る。

【① 067】本試験回路および基板維音検出回路を搭載 したテストチップを、先に述べた(). 6 umCMOS技 衛で試作した。本試験回路を、前述した時分割寄生容置 列の作成時と同じように動作させた場合の、基板雑音の 実測波形を図7に示す。一方、本試験回路に対して作成 したT=250psの時分割寄生容置列モデルを用いて、 電源配線とグラウンド配線の寄生インピーダンスに直列 インダクタ成分 Lp= 10 nHを含めた場合の基板雑音の シミュレーション波形を図8に示す。それぞれ、動作す るシフトレジスタ対の数により活性化状態を変化した場 台についての基板雑音波形も示している。図7. 図8に 示した実測及びシミュレーション波形はその国放数成分 や振幅の相対的な大小関係が定性的によく一致してお り、本モデルにより基板雑音の発生を精度良く再現でき ていることがわかる。なお、両者の墓板雑音振幅の絶対 板中を伝鐵して負出回路に至るまでの減衰効果が含まれ ることに因る。これは、本モデルを墓板の抵抗メッシュ モデル等と組み合わせて解析することで容易に再現で き、定置的な評価が可能になる。

【0068】この例では、試験回路が形成されているP 型墓板がそのグラウンド配線に低インピーダンスで接続 されていることから、基板維音発生の主要因がグラウン ド配線上の弯圧変動の基板への漏れ込みであるとして解 析している。得られた結果は、本基板経音解析手法によ り実用上十分な錆度で基板縫音を再現できていることを 59 時の縫音の影響を受けて劣化する。このため、AD混成

示している。しかしながら、時分割寄生容量列をデルに よる電源電流解析において無視できた寄生容量の放電電 流について、その短絡経路に部分的に基板が含まれる可 能性がある。この電流による基板電位変動を別に扱うこ とで、特に局所的な基板維育成分をさらに高精度に解析 することができる。

【0069】(応用例2:低雑音論理回路の設計最適 (化) 本発明に係る解析方法は、例えば特許第29972 4.1号の低スイッチング経音論理回路における電源電流 10 波形および基板雑音の解析に適用可能であり、雑音低減 化設計の最適化にも活用できる。ここで、この特許の低 スイッチング維音論理回路は、デジタル回路を構成する CMOS論理回路の電源側 グランド側端子の少なくと 6一方に静電容量を付加し、その静電容量(付加容量) が付加された端子と静電容量との間に抵抗要素(付加抵 抗)を接続し、論理素子のオン、オフ時の充放電を経慢 化することでピーク電流による雑音を低減するものであ る。

【0070】具体的には、本解析方法により、付加抵抗 で区分されたデジタルサブブロック領域(CMOS論理 回路で構成されている〉について時分割寄生容量列モデ ルを作成し、付加容量、付加抵抗及び本モデルからなる 回路を回路シミュレーションすることで付加抵抗を流れ る電源電流を解析する。また、デジタルブロック全体の 電源電流はサブブロックの電源電流の総和として得られ る。この絵和の電源電流が電源配線インピーダンス及び グラウンド配線インピーダンスに流れることによる電位 変動を解析するととで、墓板雑音を評価する。各サブブ ロックの電源電流量、ブロックの基板維音発生量から、 ブロック分割の最適化が可能になる。

【0071】(応用例3:電磁波維音解析)大規模かつ 高速化の進んだ先進VLSIにおいては、電源電流の変 化が極めて大きくなり、この結果生じる電磁場環境の変 動が周辺装置に影響し、誤動作を引き起こす。VLSI において電源配線上に形成される電源電流のループ状経 路はアンテナとして作用し、これを通過する電源電流の 変動により電磁波ノイズが放射される。電磁波ノイズの 強度は、電流の時間変化量(dI/dt)の 1 乗以上に比例 することが知られている。従って、電磁ノイズの予測に 値の組造は、実測波形には基板雑音が維音発生点から基 40 は高精度な電源電流波形の予測が不可欠である。本発明 の解析方法によれば、先の応用例に示した通りしSI内 部の電源電源電流波形を高精度に解析できることから、 **電磁ノイズの予測にも適用できる。**

> 【0072】(応用例4:AD混載しS!における対能 音設計最適化) 図1()に例示したAD混載LSIの設計 においては、各々個別に設計の完了したアナログ回路お よびデジタル回路のレイアウトブロックを、同一チップ 上に配置配線して統合する。このとき、各々の回路につ いて個別に保証されていた回路性能はデジタル回路動作

チップ上での各回路の動作時の実性能を予測し、チップ 性能が設計仕様に適合するように維音対策を施す設計手 法が要求される。雑音の影響の低減手法としては、例え は、各回路間の電源配線とグラウンド配線の分離、デカ ップリング回路の導入、各回路間へのガードバンドの挿 入、各回路の時間軸上での動作タイミングの分離。アナ ログ回路の耐維音説計、デジタル回路の低スイッチング 維音化設計等があげられる。AD複載しS!において低 維音化設計のためには、基板維音解析を行ないながら、 上記のような雑音低減手法を用いて回路の最適化を図る 10 合わせたLSIチップ全体のチップ等価回路を作成す ことが必要である。

【0073】以下に、本発明に基づく墓板雑音解析を応 用したAD複載しSiにおける低雑音化設計フローを図 9を用いて説明する。

【① ①74】 図9のフローを説明する前にアナログ回路 及びデジタル回路の設計時に参照されるライブラリにつ いて説明する。一般に、A D泥蔵LS Iを設計する際に は、既設計のアナログ回路の情報が登録されたライブラ りと、既設計のデジタル回路の情報が登録されたライブ は、ライブラリには、回路情報として回路のゲートレベ ル又は動作記述レベルのハードウェア記述モデル(ネッ トリスト〉、レイアウト、テストベクタ等の設計データ が登録されている。本例では、これらの情報に加えて、 前述の基板維音解析方法を利用するため、ライブラリに 登録されるデジタル回路に関し、各機能動作毎のテスト ベクタに対して時分割寄生容量列モデルが作成され、ラ イブラリに登録されている。

【0075】図9を参照し、まず、AD混載LSIの設 計仕様を取得する(\$21)。

【0076】その設計仕様に適合するように、アナログ 回路及びデジタル回路の設計を行なう (S22)。回路 設計は、ライブラリに登録されたアナログ及びデジタル 回路の中から設計仕様に適合するものをそれぞれ選定す る。アナログ回路については、ライブラリに登録された 回路中から選定した回路の全部あるいは一部を改良して 利用する場合や、設計仕様に適合するように新規に設計 して登録したものを利用する場合がある。デジタル回路 の設計については、ライブラリに登録された既設計回路 を利用する場合と、新規に設計して登録したものを利用 40 夏などを施す。チップ全体の性能評価の結果が設計仕様 する場合とがある。設計仕様に適合するように回路を新 規に設計した場合は、新規設計した回路の情報をライブ ラリに登録した後に選定する。 特に デジタル回路につ いて新規設計したときは、デジタル回路の設計過程で、 各機能についてのゲートレベルでの動作検証時に種々の テストベクタに対して時分割寄生容量列を生成し、これ をライブラリに登録する。

【0077】設計したアナログ回路およびデジタル回路 をそれぞれブロックとして同一チップのレイアウト上で 配置配線する(S23)。それとともに、先に述べた雑 50 音設計の最適化が容易に実施できる。

音低減手法を導入する。ブロックレベルの配置配線後 に、各プロックの寄生容量値の鈴和と、電源配線及びグ ラウンド配線それぞれの寄生インピーダンス成分をレイ アウトから抽出する。また、チャプ実装時のパッケージ や実装ボード上に寄生するインピーダンス成分の予測値 を準備する。さらに、各回路やガードバンドの配置、電 源配線、グラウンド配線およびウェル、基板コンタクト 配置等のチップ表面のレイアウト構造を表現した等価値 路と、これらを搭載する半導体基板の等価回路とを組み

【10078】その後、チップ全体の機能、性能を評価す る。このために、チップ全体の動作解析を実施する(S 24)。このために、ハードウェア記述したデジタル回 路と、回路記述あるいはハードウェア記述を含むアナロ グ回路とをアナログ・デジタル複載シミュレーションで 解析する従来の方法を用いる。一方、チップ全体での基 板維音解析を実施し、各回路に到達する基板維音を解析 するとともに、雑音低減化手法を導入、最適化する(基 ラリとが利用される。特に、デジタル回路について言え 20 板雑音解析は、ライブラリに登録された時分割寄生容置 列モデルを用いて前述の方法により行なう。)。このた めに、彼解析デジタル回路を上述の時分割寄生容量列モ デルに置き換え、先に抽出した各ブロックの寄生容量値 の総和に等しい静的な容量と、電源配線又はグラウンド 配線の寄生インビーダンスと接続して経音発生源として 動作させる。

> 【0079】とのように、アナログ回路と維音発生額お よび先に生成したチップ等価回路を解析し、基板維音に よるアナログ回路の性能劣化を評価する。この結果を、 チップ全体の動作解析に反映させることで、チップ全体 の性能評価が可能になる。

【①080】以上の解析結果から、チップ全体の機能、 性能が設計仕様に適合するか否かを判定する(S2 5)。設計仕様に適合していなければ、再度回路設計ス テップ (S22) に戻り、予測された墓板雑音に対して より効果的な維音低減化が得られるように、アナログ回 路の設計変更を行なう。例えば、ブロックレベルでの配 置配線変更およびブロック間へのガードバンドの挿入あ るいはアナログ回路ブロックの耐能音性を高める設計変 に適合するようになるまで上記ステップ (S22~S2 5)を繰り返す。性能が設計仕様に適合したときに、本 処理を終了し、後段の設計処理に進む。

【0081】以上のように、ライブラリにおいて デジ タル回路に対するネットリスト等の回路情報とともに時 分割寄生容量列モデルを設計データの一つとして予め登 録しておくことにより、LSI部計時においてデジタル 回路に対する基板維音解析が高速且つ正確に実行でき る。これにより、AD混戯しSIの設計時における対能

特開2002-231813

[0082]

【発明の効果】本発明の電源電流解析方法によれば、電 後解析において大規模デジタル回路を時間輪上で時区間 ごとに充電される寄生容量列および静的に充電状態にあ る寄生容量群として記述した解析モデルを用いることに より、デジタル回路内部の電前再分布過程を含んだ高精 度な電源電流液形解析を高速に実行可能なシミュレーシ ョン手法を真現できる。

21

【①083】また、上記の電源電流解析方法において、 寄生容量列および静的に充電状態にある寄生容量群を電 16 【図面の簡単な説明】 **郷配線及びグラウンド配線の寄生インピーダンスが局所** 的に増大する部分を織として分割したセグメント毎に求 めてもよく、これにより、さらに解析精度を向上でき る.

【0084】また、上記の電源電流解析方法において、 寄生容量の時系列を求める際の時間間隔を論理ゲート回 路のスイッチング動作の発生頻度分布に応じて設定して もよい。これにより解析処理の高速化が図れる。

【りり85】例えば、時間間隔の長さをスイッチング動 作の発生頻度が大きいほど短くなるように設定すること 20 図。 により、解析処理の高速化を図るとともにより錯度のよ い解析結果が得られる。

【0086】また、上記の電源電流解析方法において、 充電される寄生容量は彼解析デジタル回路に含まれる論 理ゲートの入出力容置から求めることができ、容易に寄 生容量を求めることができる。

【0087】本発明の基板雑音解析方法によれば、上記 の電源電流解析方法を用いるため、高精度且つ高速に基 板雑音波形の解析結果が得られる。

【0088】本発明の半導体集積回路の設計方法によれ 30 は、上記の基板維音解析方法を用いるため、より好通な 低維音化設計が可能となる。

【①①89】本発明の電源電流解析装置によれば、電流 解析において大規模デジタル回路を時間軸上で時区間と とに充電される寄生容量列および静的に充電状態にある 寄生容置群として記述した解析モデルを用いることによ り、デジタル回路内部の電荷再分布過程を含んだ高精度 な電源電流波形解析を高速に実行可能なシミュレーショ ン手法を実現できる。

【0090】また、上記の電源電流解析装置において、 寄生容量列ねよび静的に充電状態にある寄生容量群を電 源配線及びグラウンド配線の寄生インビーダンスが局所 的に増大する部分を織として分割したセグメント毎に求 めてもよく、これにより、さらに解析結度を向上でき

【りり91】また、上記の電源電流解析装置において、 寄生容置の時系列を求める際の時間間隔を論理ゲート回 踏のスイッチング動作の発生頻度分布に応じて設定して

もよい。これにより解析処理の高速化が図れる。

【0092】例えば、時間間隔の長さをスイッチング動 作の発生頻度が大きいほど短くなるように設定すること により、解析処理の高速化を図るとともにより請度のよ い解析結果が得られる。

【0093】また、上記の電源電流解析装置において、 充電される寄生容量は彼解析デジタル回路に含まれる論 理ゲートの入出方容量から求めることができ、容易に寄 生容量を求めることができる。

【図1】 本発明の電源電流解析方法に用いる電源電流 解析モデルを説明した図。

(a) 立ち上がり遷移状態にある寄生容量を 【図2】 充電容置と放電容置へ分類した状態を説明した図

(b) 立ち下がり選移状態にある寄生容費を充電容量と 放電容量へ分類した状態を説明した図。(c)時分割寄 生容量列を説明した図。

[短3] (a)セグメントを説明するための図。

(b) セグメント化された寄生容量列の等価回路を示す

【図4】 本発明に係る電源電流解析方法のフローチャ -1.

【図5】 電源電流解析装置の機能ブロック図。

【図6】 応用例1において、本発明の電源電流解析方 法を用いたシフトレジスタの基板雑音の波形の解析結果 を示した図(電源配線とグラウンド配線の寄生インピー ダンスを直列抵抗成分のみとした場合)。


【図7】 応用例1において、基板維音の実測液形を示 した図。

【図8】 応用例1において、本発明の電源電流解析方 法を用いたシフトレジスタの基板雑音の波形の解析結果 を示した図(電源配線とグラウンド配線の寄生インピー ダンスに直列インダクタ成分を含めた場合)。


【図9】 本発明の電源電流解析を用いる基板維音解析 を応用した、A D混成LS I の対維音設計最適化のため のフローチャート。

【図10】 AD複載LSIの一例を説明した図。 【符号の説明】

12 回路ノード接続解析部. 1.1 入力部。 13 スイッチング動作記録部。 1.4 時分割寄生容置列 モデル生成部、 15 電源電流解析部、 21 負荷 容量テーブルの記録手段。 23 スイッチング動作記 録の記録手段。25 時分割寄生容量列テーブル/ネッ トリストの記録手段、 C.... 立ち上がり遷移し且 つ充電される容量、 C.a., 立ち下がり運移し且つ 充電される容量 2。 電源配線の寄生インピーダン ス. 2。 グラウンド配線の寄生インピーダンス。



(14) 特開2002-231813



フロントページの続き

(51) Int.Cl.'	識別記号	FI	テーマݻード(容考)
G 0 6 F 17/50	658	G 0 6 F 17/59	666Z
	666	HOLL 21/82	Τ
		G 0 1 R 31/28	C

F ターム(参考) 2G132 AA11 AB08 AC11 AD01 AD03 AL11 58046 AA08 BA04 JA01 5F054 AA04 BB02 BB18 BB19 BB21 BB31 CC12 DD03 EE09 EE22 EE26 EE27 EE43 EE45 EE52 HH06 HH09 HH10 HH12

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.